1. 문제 및 설명
- 아래 카르노 맵에 의해 정의된 회로를 구현하시오

문제 풀이
각 원으로 묶인 부분을 나타내면 아래와 같다.
- 빨강: x2'&x4'
- 파랑: x1'&x3
- 초록: x2&x3&x4
2. 모듈 정의
module top_module (
input [4:1] x,
output f );
3. 답
module top_module (
input [4:1] x,
output f
);
assign f = (!x[1]&x[3])|(!x[2]&!x[4])|(x[2]&x[3]&x[4]);
endmodule
'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Dff (0) | 2025.12.20 |
|---|---|
| [HDLBits] Exams/ece241 2014 q3 (0) | 2025.12.20 |
| [HDLBits] Exams/m2014 q3 (0) | 2025.12.16 |
| [HDLBits] Exams/ece241 2013 q2 (0) | 2025.12.16 |
| [HDLBits] Kmap4 (0) | 2025.12.15 |