1. 문제 및 설명
- 여러 개의 입력 벡터가 주어졌을 때, 이를 하나로 이어 붙인(concatenate) 후 다시 여러 개의 출력 벡터로 분할하세요. 출력은 입력 벡터들을 순서대로 이어 붙인 뒤, 그 뒤에 1 비트 두 개를 추가하여 구성되어야 합니다.
- 입력은 총 30비트로, 여섯 개의 5비트 입력 벡터 a, b, c, d, e, f가 있습니다.
출력은 총 32비트로, 네 개의 8비트 출력 벡터 w, x, y, z가 있습니다.

2. 모듈 정의
module top_module (
input [4:0] a, b, c, d, e, f,
output [7:0] w, x, y, z );
3. 답
module top_module (
input [4:0] a, b, c, d, e, f,
output [7:0] w, x, y, z );//
assign {w,x,y,z} = {a,b,c,d,e,f,1'b1,1'b1};
endmodule
'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Vector4 (0) | 2025.09.08 |
|---|---|
| [HDLBits] Vectorr (0) | 2025.09.08 |
| [HDLBits] Gates4 (0) | 2025.08.27 |
| [HDLBits] Vectorgates (0) | 2025.08.27 |
| [HDLBits] Vector2 (0) | 2025.08.27 |