1. 문제 및 설명
아래 모듈을 만드세요

2. 모듈 정의
module top_module (
input wire [2:0] vec,
output wire [2:0] outv,
output wire o2,
output wire o1,
output wire o0 );
3. 답
module top_module (
input wire [2:0] vec,
output wire [2:0] outv,
output wire o2,
output wire o1,
output wire o0 ); // Module body starts after module declaration
assign outv = vec;
assign {o2, o1, o0} = vec;
endmodule'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Vector2 (0) | 2025.08.27 |
|---|---|
| [HDLBits] Vector1 (0) | 2025.08.27 |
| [HDLBits] 7458 Chip (0) | 2025.08.27 |
| [HDLBits] Wire decl (0) | 2025.08.27 |
| [HDLBits] Xnorgate (0) | 2025.08.27 |