1. 문제 및 설명
4개의 AND gate와 2개의 OR gate로 이루어진 7458chip을 만드세요

2. 모듈 정의
module top_module (
input p1a, p1b, p1c, p1d, p1e, p1f,
output p1y,
input p2a, p2b, p2c, p2d,
output p2y );
3. 답
module top_module (
input p1a, p1b, p1c, p1d, p1e, p1f,
output p1y,
input p2a, p2b, p2c, p2d,
output p2y );
wire w, x, y, z;
assign w = p2a & p2b;
assign x = p2c & p2d;
assign y = p1a & p1b & p1c;
assign z = p1d & p1e & p1f;
assign p2y = w | x;
assign p1y = y | z;
endmodule'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Vector1 (0) | 2025.08.27 |
|---|---|
| [HDLBits] Vector0 (0) | 2025.08.27 |
| [HDLBits] Wire decl (0) | 2025.08.27 |
| [HDLBits] Xnorgate (0) | 2025.08.27 |
| [HDLBits] Norgate (0) | 2025.08.27 |