본문 바로가기

Verilog/HDLbits

[HDLBits] Xnorgate

1. 문제 및 설명

XNOR gate 모듈을 만드세요

 

2. 모듈 정의

module top_module( 
    input a, 
    input b, 
    output out );

 

 

 

3. 답

module top_module( 
    input a, 
    input b, 
    output out );
    
    assign out = ~(a^b);

endmodule

 

'Verilog > HDLbits' 카테고리의 다른 글

[HDLBits] 7458 Chip  (0) 2025.08.27
[HDLBits] Wire decl  (0) 2025.08.27
[HDLBits] Norgate  (0) 2025.08.27
[HDLBits] AND gate  (0) 2025.06.22
[HDLBits] Inverter  (0) 2025.06.21