1. 문제 및 설명
NOT gate 모듈을 만드세요

2. 모듈 정의
module top_module( input in, output out );
3. 답
module top_module( input in, output out );
assign out = !in;
endmodule'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Xnorgate (0) | 2025.08.27 |
|---|---|
| [HDLBits] Norgate (0) | 2025.08.27 |
| [HDLBits] AND gate (0) | 2025.06.22 |
| [HDLBits] Four wires (0) | 2025.06.21 |
| [HDLBits] Simple wire (0) | 2025.06.21 |