본문 바로가기

Verilog/HDLbits

[HDLBits] Dff8

1. 문제 및 설명

  •  8개의 D flip flop을 만드시오

 

2. 모듈 정의

module top_module (
    input clk,
    input [7:0] d,
    output [7:0] q
);

 

 

 

3. 답

module top_module (
    input clk,
    input [7:0] d,
    output [7:0] q
);
    always@(posedge clk)
        q<=d;

endmodule

'Verilog > HDLbits' 카테고리의 다른 글

[HDLBits] Dff8p  (0) 2025.12.20
[HDLBits] Dff8r  (0) 2025.12.20
[HDLBits] Dff  (0) 2025.12.20
[HDLBits] Exams/ece241 2014 q3  (0) 2025.12.20
[HDLBits] Exams/2012 q1g  (0) 2025.12.16