[HDLBits] Exams/m2014 q4d

1. 문제 및 설명

• 다음 회로를 구현하시오

2. 모듈 정의

module top_module (
    input clk,
    input in, 
    output out);

 

 

 

3. 답

module top_module (
    input clk,
    input in, 
    output out);

    wire D;
    assign D = out^in;
    
    always@(posedge clk)
        out <= D;
    
endmodule