1. 문제 및 설명
- Active High 동기식 리셋을 갖는 8개의 D 플립프롭을 구현하시오.
2. 모듈 정의
module top_module (
input clk,
input areset, // active high asynchronous reset
input [7:0] d,
output [7:0] q
);
3. 답
module top_module (
input clk,
input areset, // active high asynchronous reset
input [7:0] d,
output [7:0] q
);
always@(posedge clk, posedge areset)
begin
if(areset)
q <= 8'b0;
else
q <= d;
end
endmodule'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Exams/m2014 q4a (0) | 2025.12.31 |
|---|---|
| [HDLBits] Dff16e (0) | 2025.12.31 |
| [HDLBits] Dff8p (0) | 2025.12.20 |
| [HDLBits] Dff8r (0) | 2025.12.20 |
| [HDLBits] Dff8 (0) | 2025.12.20 |