[HDLBits] Edgedetect2

1. 문제 및 설명

• 8비트 벡터의 각 비트에 대해, 입력 신호가 한 클록 사이클에서 다음 클록 사이클로 바뀌는 경우를 검출하시오
  • 출력 비트는 전이가 발생한 다음 사이클에 1로 설정되어야 한다.
  • 다음은 예시이다.

 

 

2. 모듈 정의

module top_module (
    input clk,
    input [7:0] in,
    output [7:0] anyedge
);

 

 

 

3. 답

module top_module (
    input clk,
    input [7:0] in,
    output [7:0] anyedge
);
    reg [7:0] temp;
    
    always@(posedge clk)
        begin
            temp <= in;
            anyedge <= in ^ temp;
        end
    
endmodule