1. 문제 및 설명
- 아래 카르노 맵에 의해 정의된 회로를 구현하시오

구현 설명:
위의 표를 F(a,b,c)로 표현하면, F'는 a,b,c,가 모두 1일 때 1이 된다. 따라서 F' = a&b&c가 되고 드모르간 법칙을 이용하여 아래와 같이 변환할 수 있다.

2. 모듈 정의
module top_module(
input a,
input b,
input c,
output out );
3. 답
module top_module(
input a,
input b,
input c,
output out );
assign out = a|b|c;
endmodule
'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Kmap3 (0) | 2025.12.15 |
|---|---|
| [HDLBits] Kmap2 (0) | 2025.12.10 |
| [HDLBits] Bcdadd100 (0) | 2025.12.07 |
| [HDLBits] Adder100i (0) | 2025.12.07 |
| [HDLBits] Popcount255 (0) | 2025.12.07 |