본문 바로가기

Verilog/HDLbits

[HDLBits] Fsm3comb

1. 문제 및 설명

  • 현재 상태를 기반으로 다음 상태와 출력을 계산하도록 상태머신을 구현하시오.
    • 상태 전이 로직과 출력 로직, 즉 조합 논리 부분만 구현하면 됩니다.
    • A=2'b00, B=2'b01, C=2'b10, D=2'b11

 

2. 모듈 정의

module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out);

 

 

3. 답

module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;

    // State transition logic: next_state = f(state, in)
    always@(*)
        begin
            case(state)
                A: next_state = (in==0)?A:B;
                B: next_state = (in==0)?C:B;
                C: next_state = (in==0)?A:D;
                D: next_state = (in==0)?C:B;
            endcase
        end
    
    assign out = (state == D);

    // Output logic:  out = f(state) for a Moore state machine

endmodule

'Verilog > HDLbits' 카테고리의 다른 글

[HDLBits] Fsm3  (0) 2026.03.17
[HDLBits] Fsm3onehot  (0) 2026.03.06
[HDLBits] Fsm2s  (0) 2026.02.01
[HDLBits] Fsm2  (0) 2026.02.01
[HDLBits] Fsm1s  (0) 2026.02.01