1. 문제 및 설명
- 0부터 999까지 카운트하는 주기 1000의 카운터를 구현하시오
- reset입력은 동기식이며, 카운터를 0으로 초기화해야 한다.
2. 모듈 정의
module top_module (
input clk,
input reset,
output [9:0] q);
3. 답
module top_module (
input clk,
input reset,
output [9:0] q);
always@(posedge clk)
begin
if(reset)
begin
q <= 10'b0;
end
else
begin
q <= q + 10'b1;
if(q == 999)
q <= 10'b0;
end
end
endmodule
'Verilog > HDLbits' 카테고리의 다른 글
| [HDLBits] Exams/review2015 shiftcount (0) | 2026.05.31 |
|---|---|
| [HDLBits] Exams/review2015 shiftcount (0) | 2026.05.31 |
| [HDLBits] Exams/2013 q2bfsm (0) | 2026.05.17 |
| [HDLBits] Exams/2013 q2afsm (0) | 2026.05.17 |
| [HDLBits] Exams/2012 q2b (0) | 2026.05.17 |