본문 바로가기

Verilog/HDLbits

[HDLBits] Lemmings2

1.    문제 및 설명

     A.     Lemmings은 왼쪽/오른쪽으로 걷는 것뿐만 아니라, 발 밑의 땅이 사라지면 떨어지면선 낙하하게 된다.

  • 오른쪽으로 걷는 상태
  • 왼쪽으로 걷는 상태
  • 떨어지는 상태

     B.     Lemmings는 장애물에 부딪히면 이동 방향을 바꾼다.

  • 왼쪽에서 부딪히면 -> 오른쪽으로
  • 오른쪽에서 부딪히면 -> 왼쪽으로
  • 양쪽에서 동시에 부딪혀도 이동 방향을 바꾼다.
  • 바닥이 없어지는 상태가 되면 낙하상태가 되며, aaah를 외친다.
  • 바닥이 다시 생기면, 낙하를 멈추고 낙하하기 전의 방향 그대로 다시 걷기 시작한다.
    • 낙하 중에 장애물에 부딪혀도 걷는 방향에는 영향을 주지않는다.
    • 바닥이 사라지는 순가에 동시에 충돌이 발생해도 방향은 바뀌지 않는다.
    • 낙하 중 바닥이 다시 생기는 순간에도 충돌이 발생하더라도 방향에는 영향을 주지 않는다.

 

2.    요구사항

     A.     위의 동작을 모델링하는 FSM을 설계하시오.

 

 

3.    문제 풀이

     A.     State

  • WL (Walk Left)
  • WR (Walk Right)
  • FWL (Falling Walk Left)
  • FWR (Falling Walk Right)

     B.     output

  • walk_left (state == WL)
  • walk_right (state == WR)
  • aaah (state == FWL | state == FWR)

 

4. 모듈 정의

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    output walk_left,
    output walk_right,
    output aaah );

 

 

5. 답

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    input ground,
    output walk_left,
    output walk_right,
    output aaah ); 
    
    parameter WL = 1'b0, WR = 1'b1, FWL = 2'b10, FWR = 2'b11;
    reg [1:0] state, next_state;
    
    always@(*)
        begin
            case(state)
                WL: next_state <= (ground)?(bump_left?WR:WL):FWL;
                WR: next_state <= (ground)?(bump_right?WL:WR):FWR;
                FWL: next_state <= (ground)?WL:FWL;
                FWR: next_state <= (ground)?WR:FWR;
            endcase
        end
    
    always@(posedge clk, posedge areset)
        begin
            if(areset)
                state <= WL;
            else
                state <= next_state;
        end
    
    assign walk_left = (state==WL);
    assign walk_right = (state==WR);
    assign aaah = state[1];
            

endmodule

 

'Verilog > HDLbits' 카테고리의 다른 글

[HDLBits] Lemmings4  (0) 2026.04.11
[HDLBits] Lemmings3  (0) 2026.04.11
[HDLBits] Lemmings1  (0) 2026.04.10
[HDLBits] Exams/ece241 2013 q4  (1) 2026.04.08
[HDLBits] Fsm3s  (0) 2026.03.17