본문 바로가기

Verilog/HDLbits

[HDLBits] Simple wire

1. 문제 및 설명

하나의 입력과 하나의 출력을 가지며 와이어 처럼 동작하는 모듈을 만드시오

 

 

 

 

2. 모듈 정의

module top_module( input in, output out );

 

 

 

3. 정답

module top_module( input in, output out );
    assign out = in;
endmodule

 

 

'Verilog > HDLbits' 카테고리의 다른 글

[HDLBits] Xnorgate  (0) 2025.08.27
[HDLBits] Norgate  (0) 2025.08.27
[HDLBits] AND gate  (0) 2025.06.22
[HDLBits] Inverter  (0) 2025.06.21
[HDLBits] Four wires  (0) 2025.06.21